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vABSTRACT
Multiprocessor platforms have been introduced to solve the performance
limitation of uni-processor platform. However, programming on a shared memory
multiprocessor platform in an efficient way is difficult. The inefficiency of lock-
based synchronization limits the performance of the parallel programs. Transactional
memory (TM) provides a promising method in creating an abstraction layer for
programmers to maximize hardware capacity of multiprocessor platform. Hardware
TM (HTM) is faster compared to software TM although the performance of hardware
transactional memory (HTM) is application-specific. Previous HTM implementations
for embedded system were built on fixed version management which results in
significant performance loss when transaction behaviour changes. In this thesis,
a configurable version management HTM is proposed. The proposed version
management is able to be configured to eager version management for low contention
applications since it allows fast commit, or lazy version management that is suitable
for applications with high contention since it can abort fast. In this work, an analytical
model of the proposed hardware transactional processing time for different version
management has been developed. With the analytical model, the bounds of the worst
case and best case processing time can be estimated for a particular transaction size.
The switching point of the performance between eager and lazy version management
can also be estimated. The HTM has been prototyped and analyzed on Altera Cyclone
IV platform. Based on our experiments, lazy version management is able to obtain
up to 12.82% speed-up while eager version management obtains up to 37.84% speed-
up on different memory request distributions for transaction sizes of 4, 8 and 16. The
proposed HTM can be configured to obtain a shorter processing time for different types
of applications compared to fixed version management.
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ABSTRAK
Platform multipemproses telah diperkenalkan untuk meningkatkan prestasi
platform unipemproses. Walau bagaimanapun, proses utuk membina pengaturcaraan
cekap untuk multipemproses dengan ingatan sepunya adalah sukar. Ketidakcekapan
penyegerakan berasaskan kunci menghadkan kecekapan program selari. Ingatan
Transaksi (TM) mewujudkan lapisan abstrak untuk memudahkan pengaturcara
membina aturcara yang cekap supaya kapasiti multipemproses dapat dimaksimumkan.
Perkakasan TM (HTM) adalah lebih cepat berbanding dengan perisian TM walaupun
prestasi perkakasan ingatan transaksi (HTM) adalah khusus atas satu-satu aplikasi.
Pelaksanaan HTM sebelum ini untuk sistem terbenam dibina dengan pengurusan versi
tetap mengakibatkan penurunan prestasi yang ketara apabila corak transaksi berubah.
Dalam tesis ini, ingatan transaksi dengan pengurusan versi keboleh-konfigurasi adalah
dicadangkan. Pengurusan versi bersemangat sesuai untuk aplikasi dengan kadar
konflik yang rendah kerana masa yang diperlukan untuk menetapkan perubahan yang
dilakukan oleh satu transaksi adalah singkat. Manakala, versi malas adalah sesuai
untuk digunakan dengan aplikasi dengan kadar konflik yang tinggi kerana masa yang
diperlukan untuk membatalkan perubahan yang dilakukan oleh satu transaksi adalah
singkat. Model analisa berdasarkan perkakasan TM juga dibincangkan dalam tesis
ini. Dengan model analitikal ini, masa maksimum dan minimum untuk menjalankan
transaksi dapat dianggarkan. Titik pengalihan prestasi di antara versi malas dan versi
semangat dapat dianggarkan. Ingatan transaksi ini di prototaip dan dianalisa pada
platform Altera Cyclone IV. Berdasarkan eksperimen yang dijalankan, pengurusan
versi malas menunjukkan peningkatan sehingga 12.82% kelajuan manakala versi
pengurusan bersemangat menunjukkan peningkatan sehingga 37.84% kelajuan bagi
aras konflik yang berlainan untuk saiz transaksi 4, 8 dan 16. HTM yang dicadangkan
dapat dikonfigurasikan bagi mendapatkan masa pemprosesan yang lebih rendah
berbanding pengurusan versi tetap.
